Inżynieria układów i systemów scalonych

Projekt, prezentacja końcowa

Mateusz Prądziński 198272
Jakub Litwin 198355

Układ CD4049





Wymagania projektowe

1) Technologia: CMOS TSMC 180 nm 1P6M 1.8V [3]

2) Zabezpieczenie przed zatrzaskiwaniem

3) Zabezpieczenie przed elektromigracją

4) Pola PAD o wymiarach (szerokość × długość) 60 µm × 70 µm w wersji no-devicesunder-pad

5) Zabezpieczenie ESD w postaci diod lub w postaci tranzystorów (trudniejsze – wyższa ocena)

6) Wydajność prądowa wyjść u.s.: IO ≥ 15 mA DC w warunkach VDD = 1,8 V 10% i w temperaturze od −30C do +125C

7) Częstotliwość na wyjściach u.s. co najmniej 30 MHz przy obciążeniu 25 pF, zasilaniu 1,8 V 10% i w temperaturze od −30C do +125C.

Zaproponowany schemat układu i netlista przed ekstrakcją

```
.subckt bufor_5st VDD IN OUT VSS

X1 VDD IN n1 VSS inv_stage Wn=0.4u Wp=1.0u

X2 VDD n1 n2 VSS inv_stage Wn=1.6u Wp=4.0u

X3 VDD n2 n3 VSS inv_stage Wn=6.4u Wp=16.0u

X4 VDD n3 n4 VSS inv_stage Wn=26.0u Wp=66.0u

X5 VDD n4 OUT VSS inv_stage Wn=135.0u Wp=340.0u

.ends


.subckt inv_stage VDD_p IN OUT VSS_p Wn=1u Wp=2.5u

M1 OUT IN VDD_p VDD_p pfet w={Wp} l=0.2u

M2 OUT IN VSS_p VSS_p nfet w={Wn} l=0.2u

.ends
```



FIGURE 1A. SCHEMATIC DIAGRAM OF CD4049UB, 1 OF 6 IDENTICAL UNITS

Obliczenia teoretyczne

2 Obliczenia stopnia końcowego

Rozmiar tranzystorów stopnia wyjściowego został wyznaczony na podstawie wymaganego prądu stałego w zakresie liniowym ($V_{DS} \approx 0.1 \cdot V_{DD}$). Przyjęto uproszczony model prądu drenu:

$$I_D \approx \mu C_{ox} \frac{W}{L} \left[(V_{GS} - V_{th}) V_{DS} - \frac{1}{2} V_{DS}^2 \right] \tag{1}$$

Dla tranzystora NMOS, przy założeniu $I = 15$ mA, otrzymano szerokość $W_n \approx 135\ \mu$m. Przyjmując współczynnik asymetrii mobilności $\beta = \frac{\mu_n}{\mu_p} \approx 2.5$, szerokość tranzystora PMOS wynosi:

$$W_p = 2.5 \cdot W_n \approx 340\ \mu\text{m} \tag{2}$$

3 Optymalizacja opóźnienia propagacji

W celu zminimalizowania opóźnienia propagacji wyznaczono optymalną liczbę stopni N. Całkowity współczynnik skalowania Y zdefiniowano jako:

$$Y = \frac{W_{p5}}{W_{p1}} = \frac{340\,\mu\text{m}}{1\,\mu\text{m}} = 340 \tag{3}$$

Optymalna liczba stopni N_{opt} wynosi $\ln(Y) \approx 5.8$. Wybrano $N = 5$, co pozwala na zachowanie funkcji inwersji sygnału. Współczynnik skalowania między stopniami wyznaczono jako:

$$f = \sqrt[5]{Y} \approx 3.2 \tag{4}$$

W procesie projektowania layoutu przyjęto współczynnik skalowania $f \approx 4$ dla ułatwienia podziału na palce.

4 Zestawienie wymiarów tranzystorów

W tabeli 1 przedstawiono finalne wymiary szerokości tranzystorów dla każdego stopnia.

Tabela 1: Wymiary tranzystorów w kolejnych stopniach bufora.

Stopień	W_n [μm]	W_p [μm]	Liczba palców (N/P)
Stage 1	0.4	1.0	1/1
Stage 2	1.6	4.0	1/1
Stage 3	6.4	16.0	2/4
Stage 4	26.0	66.0	4/6
Stage 5	135.0	340.0	15/34

Wartości i charakterystyki parametrów układu przed ekstrakcją

Wydajność prądowa bufora wyjściowego



Częstotliwość na wyprowadzeniach

Przebieg czasowy przy 30MHz



Czas narastania sygnału

Czas narastania 0.1VDD – 0.9VDD



Czas opadania sygnału

Czas opadania od 0.9VDD do 0.1VDD



Napięcie przełączania



Topografia układu



Zabezpieczenie przed ESD + pad



Topografia pojedynczego inwertera



Wartości i charakterystyki parametrów układu po ekstrakcji

Częstotliwość na wyprowadzeniach zewnętrznych

Czas narastania sygnału



Czas opadania sygnału



Napięcie przełączania



Wydajność prądowa bufora wyjściowego



Wyniki symulacji

Wymagania projektowe	WYNIK PRZED EKSTRAKCJĄ	WYNIK PO EKSTRAKCJI
Napięcia wyjść dla 15mA	V high = 1.69 V V low = 0.084 V	V high = 1.69 V V low = 0.091 V
Maksymalna częstotliwość pracy	287.2 Mhz	365 Mhz
Czas narastania	767.6 ps	648.6 ps
Czas opadania	973.3 ps	721 ps
Napięcie przełączania	805 mV	800 mV
Wydajność temperaturowa	-30*C: Vlow = 0.067V Vhigh = 1.732V 30*C: Vlow = 0.085V Vhigh = 1.715V 125*C: Vhigh = 0.117V Vhigh = 1.683V	-30*C: Vlow = 0.074V Vhigh = 1.714V 30*C: Vlow = 0.092V Vhigh = 1.688V 125*C: Vhigh = 0.125V Vhigh = 1.635V

Podsumowanie

Opracowany projekt układu typu CD4049 został zrealizowany w technologii CMOS TSMC 180 nm przy napięciu zasilania 1,8 V i spełnia wszystkie założone wymagania projektowe. Układ pracuje poprawnie w szerokim zakresie temperatur od −30°C do +125°C, zapewniając stabilne poziomy logiczne oraz poprawne przełączanie sygnałów. Zastosowane zabezpieczenia przed zatrzaskiwaniem oraz elektromigracją, a także struktury ESD w postaci diod i odpowiednio zaprojektowane pola PAD o wymiarach 60 × 70 µm skutecznie chronią wyprowadzenia układu. Bufory wyjściowe osiągają wydajność prądową co najmniej 15 mA DC, zachowując poprawne napięcie wyjściowe. Zarówno symulacje przed, jak i po ekstrakcji potwierdziły możliwość pracy układu z częstotliwościami znacznie przekraczającymi wymagane 30 MHz przy obciążeniu 25 pF. Napięcie przełączania wynosi około 0,8 V, co potwierdza poprawność zaprojektowanej struktury oraz zgodność z założeniami projektowymi.

Literatura

[1] B. Pankiewicz, materiały pomocnicze do przedmiotu „Inżynieria układów i systemów scalonych”, Gdańsk 2024.

[2] Texas Instruments, nota katalogowa układu CD4049.

Dziękujemy za uwagę.